::: 產業服務
*

::: 技術移轉

專利名稱 可程式數位延遲器
專利證號 117192
國別 中華民國
獲證日期 20000701
專利摘要 本發明是一種可程式規劃之數位式延遲器，由位址產生器、第一記憶體、第二記憶體、狀態暫存器、及信號選擇器所組成。藉著二個記憶體交替寫入資料及讀出資料，可以使用簡潔的數位電路達成可程式數位資料延遲的功能，並且可以很容易的以特用積體電路(Applied Specific Integrated Circuit，簡稱 ASIC)及場編程邏輯閘陣列(Field Programmable Gate Array，簡稱FPGA)元件製作，而所花費的邏輯閘數比習知的其他設計節省2倍以上。

IPC國際分類號

G01S-007/03(2006.01);(IPC 1-7) : G01S-007/03