::: 產業服務
*

::: 技術移轉

專利名稱 用於數位信號處理之平行暨管線乘法累加器陣列
專利證號 105838
國別 中華民國
獲證日期 19990701
專利摘要 本發明提供一種用於數位信號處理之平行暨管線乘法累加器陣列(Multiply and Accumulate Array，簡稱MAC陣列)，具有結構簡單且規則化(regularity)及高處理效能的優點，適合以特殊應用積體電路(Application Specific Integrated Circuit，簡稱ASIC)來製造，並且因為半導體製程技術(process technology)的進步，更使得在一個元件中可容納更多級的處理單元，使處理的效能隨之線性增加，但不增加控制複雜度，此MAC陣列適用於需即時(real time)處理且資料量龐大的信號處理系統，如雷達脈波都卜勒濾波器組處理、脈波壓縮相關運算、及固定假警報率(Constant False Alarm Rate，簡稱CFAR)運算等。

IPC國際分類號

G01S-007/02(2006.01);G01S-013/00(2006.01);(IPC 1-7) : G01S-013/00;G01S-007/02