*

::: 研發成果

論文

* *
【年度】99 年研發成果
【項目】 論文
【領域】 軍品釋商科專
【類別】 電資通光
計畫名稱 通訊與光電領域軍品釋商第三期計畫
論文名稱 區域型固定偽警率偵測法之數位電路實現
論文類型 期刊
發表處 新新季刊第38卷第1期
發表人 羅元蔚
發表日期 99/01/01
國家 國內
內容摘要 本文係介紹區域型固定偽警率偵測法（Area CFAR）以數位電路之應用與方法。本設計可由FPGA與控制晶片（如DSP，MCU或CPU等）予以實現，其主要目的在於以FPGA來實現之複雜的Area CFAR平行運算法，藉此提高運算速度以及目標辨識度。其關鍵在於利用FPGA的設計特性，以所提供之記憶體元件來運算以及儲存資料。此外，配合DSP的週邊控制架構，使得整合後的整體運算速度達到最佳化。本文中所提的設計是以在不減少演算法輸出率（Throughput rate）的前提之下，盡量簡化記憶體使用量，以避免使用過多的記憶體，造成FPGA全系統之不穩定的情況發生。 在本文最後，於系統板上實際驗證設計，結果於十分短暫的時間之內達到，DSP或CPU所無法達到的效能。